PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-120454

(43) Date of publication of application: 07.06.1986

(51) Int. CI.

H01L 23/48 H01L 25/10

(21) Application number: 59-240525

(71) Applicant : SONY CORP

(22) Date of filing:

16. 11. 1984

(72) Inventor: OKUMA AKITOSHI

HIKETA KOUICHI

(54) PACKAGE OF INTEGRATED CIRCUIT FOR DATA MEMORY

7)Abstract:

ORPOSE: To obtain a package, by which memory capacity can be readily increased, by making two or more of control terminals other than power source terminals, data input/output terminals and address input terminals, which are commonly used adjacently located to each other.

CONSTITUTION: Two or more terminals can be inserted into holes 12a, 12b... of a socket 12 on a printed board 11. A package 15 is inserted into holes 14a, 14b... of a socket 14. The memory capacity of a package 13 is increased. One of chip selecting terminals CS1 or CS2 of the package 13 is cut, and one of write enable terminals WE1 or WE2 is cut. Then the package 13 is mounted on the socket 12 at the time of normal operation. When the bacity is to be increased, the socket 14 is mounted on the socket 12 from the upper side of the package 13. At this time, terminals CS1 and CS2 and WE1 and WE2, which are overlapped with the package 13, are cut away from the package 15. In this constitution, the IC package, by

which the memory capacity can be readily increased, is obtained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

⑩日本国特許庁(JP)

⑪特許出願公開

四公開特許公報(A)

昭61-120454

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和61年(1986)6月7日

H 01 L 23/48 25/10 7357-5F 7638-5F

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称

データ記憶用集積回路のパツケージ

②特 願 昭59-240525

20出 願昭59(1984)11月16日

の発 明 者 : の発 明 者

 昭 利 功 一

東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出 顋 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

邳代 理 人 井理士 脇 篤 夫

明 紀 1

・ 1. 発明の名称

データ記憶用集積回路のパッケージ

2. 特許請求の範囲

内部に記憶回路と、該記憶回路に格納されているデータを読み出すための各種回路が集積して、共通して、共通して、共通して、共通して、共通して、共通して、中される電源供給端子、データ入出力端子を除く他の制御端子がそれぞれ2個以上の隣接した接続端子構造とされていることを特徴とするデータ記憶用集積回路のパッケージ。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、コンピュータ,その他のデジタル I C 回路を備えている電子機器に装着されるデータ記憶用集積回路のパッケージに関するものである。

【従来の技術】

第5図は従来から使用されている集積回路の

パッケージの一例(Random Access Memory)の平面図を示したもので、集積回路のパッケージ10に設けられているAo ~Ao はアドレス入力端子、I / Oo は共通入出力端子、Vccは電源供給端子、GNDは接地端子、CSはチップ選択端子、WEはライトイネーブル端子である。

第6図は前記集積回路(RAM)のパッケージ 10の回路構成を示すプロック図である。この図から理解できるように、データの書き込み、および読み出しは共通入出力端子I/O」~I/O↓が使用され、チップ選択端子 CS とライトイネーブル端子 WE に加わる入力信号によって、入力パッファ1と出力パッファ2が交互に駆動される。

したがって、アドレス信号が供給されている 状態で書き込み状態に制御されると、入力データ は入力バッファ1 . 入力データ制御部3,共通 I/〇回路4を介してメモリアレー5の所定の番 地に書き込まれ、読み出し状態に制御されると、 メモリアレー5に格納されているデータがアドレスバッファ6、7から入力されているアドレス個号によって読み出され、出力バッファ2を介して共通入出力端子 I / O1 ~ I / O1 から出力される。

(発明が解決しようとする問題点)

のパッケージのチップ選択嬢子とライトイネーブル 端子のそれぞれの端子を例えば1個以上余分に 増設したパッケージ構成とし、この集積回路のパッケージをプリント基板上の同一投影面上に積層 して装着できるようにする。

(作用)

(実施例)

第1図はこの発明の2段増設型のデータ記憶用

しかしながら、上述したような方法によると、 1 枚のプリント 基板 8 の 両面に 集積 回路のパッケージ(1 0 A , 1 0 B)を半田付け等で接続しているため、作業性 , および保守性が悪いうえ、 半田付けによる接続ではオプションによってあと から記憶容量を増設するシステムがとりにくいと いう問題がある。

また、オプションシステムにするために、別の小さなプリント基板上にRAM集積回路のパッケージを半田付けして各ピンをリード線で引き出し、ユニット化したものをコネクタ等を用いて本体の基板に接続する方法もあるが、部品数が多くなりコストが高くなるという問題がある。

この発明は、かかる問題点を解決するためになされたもので、記憶容量の増設を簡単に行うことができるデータ記憶用集積回路のパッケージを提供するものである。

〔問題点を解決するための手段〕

この発明のデータ記憶用集積回路のパッケージは、一般に用いられているデータ記憶用集積回路

集 稜 回路 の パッケー ジ 1 0 を示したもので、第 5 図と同様に A 6 ~ A 9 は 7 ドレス入力 端子、 C S 1 、 C S 2 は それぞれ第 1 、第 2 の チップ 選択 端子 、 W E 1 、 W E 2 は それ ぞれ 第 1 、 第 2 の ライトイーネブル 端子、 V ccは 電源供給 端子、 G N D は接地 端子、 I / O 1 ~ I / O 4 は 共 通入出力 端子である。

このデータ記憶用集積回路のパッケージ(以下単にパッケージという)は、同一のチップ選択機能がある第1,および第2のチップ選択端子 CS:、CS:と、同一のライトイネーブル機能をもつ第1.および第2のライトイネーブル場子 WE: がパッケージ10に形成されているので、パッケージ10のピン数は増加するが、以下に示すような積層構造にして記憶容量を簡単に増加させることができる。

第2図はこの発明の集積回路のパッケージの増設方法を説明するための斜視図で、11はプリント基板、12はプリント基板11上に配置したこの発明の集積回路のパッケージを装着するため

の基板用ソケットで、その上面の端子挿入孔 12a、12b、12c……には端子(ピン)が 少なくとも2本以上挿入できるような構造とされ ている。13はプリント基板11に装着されてい る第1図に示した第1のパッケージである。

1 4 は前記第 1 のパッケージ 1 3 の記憶容量を増加させるため第 2 のパッケージ 1 5 を増設する増設用ソケットで、その上面には始子挿入孔 1 4 a , 1 4 b , 1 4 c … … が設けられている。

通常の使用状態では、ブリント基板11上に配置された基板用ソケット12に、チップ選択端子でい、またはでいる。のいずれか一方を切り欠き、さらにライトイネーブル端子WE」、WE2(図示せず)のいずれか一方を切りとった第1のパッケージ13を装着する(図の場合はでい)。

記憶容量の増設が必要になったときは、第1の パッケージ13の上方から増設用ソケット14を プリント基板11上の基板用ソケット12に装着

て、第1,第2のパッケージ13,15内の記憶 回路にデータの書き込み,および読み出しを個別 に行わせることができ、記憶容量が増加する。

第2図では専用ソケットによって集積回路のパッケージを増設する実施例を示したが、集積回路のパッケージがフラットタイプのパッケージとなっているときは第3図、および第4図に示すように接続して増設してもよい。

すなわち、第3回は半田付けによるこの発現の 集後回路のパッケージの増設方法をもつット を第1回に示した接続端子の構造をもプリンと がイプの第1のパッケージ20Aはプラット をイプの第1のパッケージ20Aはプラット をイプの第1のパッケージ20日 をイプの第1のパッケージ20日 をイプの第1のパッケージ20日 をイプの第1のパッケージ20日 をイプの第1のパッケージ20日 を表していまれた。 のフラットを 切断の第2のフラットを で半田付けすることが で半田付けする。 では、 のフラットを がかった状態のフラットを で半田付けする。 で半田付けする。 で半田付けする。 ののフラットを のフラットを のアージの のアージを のアーが のアーが のアーが のアーが のアーが のアーと し、その増設用ソケット14に増設のための第2のパッケージ15を装着する。このとき、増設のための第2のパッケージ15は、最初から装着されている第1のパッケージ13と重なる方のチップ選択端子 CS1 , CS2 , およびライトイネーブル端子 WE1 , WE2 を切り欠いて装着する。

以上のように、増設のための第2のパッケージ15を装着すると、第1,第2のパッケージ13,15のチップ選択端子 CS1 ,CS2 は個別にプリント基板11の対応する回路に接続されたことになり、回様に、第1,第2のパッケージ13,15のライトイネーブル端子 WE1 , WE2 も個別にプリント基板11の対応する回路に基板用ソケット12を介して接続することができる。

したがって、プリント基板 1 1 に接続された 第 1 ,第 2 のパッケージ 1 3 , 1 5 のチップ選 択端子 C S 1 。 C S 2 とライトイネーブル端子 〒 1 , W E 2 に制御信号を加えることによっ

ライトイネーブル端子WEI、WEIのいずれか 一方を切断して、これらの端子が重複しないよ うに半田付けすることは前記実施例と同様であ る。

第4図は第3図と同様なフラットタイプのパッケージ20A,20Bを増設する他の実施例を示したもので、16,17は端子のある部分に複数の細導線が上下方向に貫通している異方導電性のゴムコネクタである。

このゴムコネクタ16、17の上に第1・第2のパッケージ20A,20Bを搭載してアンカ18によりプリント基板19に圧着すると、各パッケージ20A,20Bの端子はプリント基板19の配線体とそれぞれ接続される。この場合もチップ選択端子 CS1、 CS2、 およびライトイネーブル端子 WE1、 WE2 は、それぞれいいカに処理すれば、2倍の記憶容量をもつ記憶回路として使用できる。

以上の各実施例では、チップ選択端子でSと

ライトイネーブル端子 WEを一系統ずつ、つまり 2個増設した集積回路のパッケージを2段に重ね る記憶容量の増設方法について述べたが、チップ 選択端子 CS ,およびライトイネーブル端子 WE をさらに増設して専用コネクタを用いれば、同一 投影面上に3段以上重ねることもできる。

また、RAMメモリを実施例としたが、ROM (Read Only Memory) メモリでも同様な効果 が得られる。

〔発明の効果〕


 るという効果がある。

4. 図面の簡単な説明


図中、11はプリント基板、12は基板用ソケット、13は第1のパッケージ、14は増設用ソケット、15は増設用の第2のパッケージを示す。

代理人 小 林 将 高 迎林理 (ほか1名) (18世年)

第 1 図







20в

2ÓA

3

図

19

第 7 図

